Por Tecnogaming 
Pat Gelsinger, ex-CEO da Intel, reafirmou publicamente suas restrições em relação à High-Bandwidth Memory (HBM). Apesar de considerá-la a melhor opção disponível atualmente para certas aplicações, o executivo classificou a tecnologia como uma arquitetura de memória problemática, apontando limitações técnicas expressivas.
As críticas detalhadas apontam que a HBM armazena menos dados por espaço, limita a velocidade de transferência nas bordas, consome muita energia e sofre com o aquecimento. Como as memórias DRAM tradicionais apresentam desempenho inferior sob temperaturas elevadas, a concentração de componentes em um único ponto representa uma desvantagem considerável para cargas de trabalho voltadas à inteligência artificial.
Gargalos físicos e impacto no mercado de DRAM
O principal entrave da tecnologia está na conexão física (PHY), que atua como tradutora entre o processador principal e os chips de memória empilhados. Esse limite físico restringe a velocidade de transferência devido ao espaço reduzido ao redor do chip, exigindo um elevado número de conexões paralelas com barramentos que variam de 1.024 bits no padrão HBM3/3E até 2.048 bits na versão HBM4.
Paralelamente aos debates sobre arquitetura de hardware, relatórios da fabricante Nanya indicam que a escassez global de chips DRAM deve persistir até o início de 2028. A situação de desabastecimento é impulsionada principalmente pela migração das linhas de produção industriais para a fabricação de memórias HBM, priorizando os setores de alta demanda computacional.
Com informações: Adrenaline — ver matéria original
Esta matéria foi produzida com apoio de inteligência artificial e revisada por um jornalista antes da publicação.